Proposition de R&T portée par le LLR et le LPNHE visant à développer un système multi-canaux électronique pour le
traitement adaptatif par processeur en ligne de signaux provenant de détecteurs.
Ce système, qui pourrait reposer à terme sur un ASIC , doit valider les briques de bases (ADC, mémoire, buffer) qui seront testées sur une plateforme FPGA. Il intégrerait des cœurs de RISC-V où des algorithmes d’intelligence
Franck GASTALDI (LLR -CNRS IN2P3), Franck GASTALDI (IN2P3/CNRS)