Nous présenterons la méthodologie et les outils développés pour concevoir et valider le processeur réparti très complexe de calcul qu'implante le trigger niveau 0 pour les muons L0MUON de LHCb
Nous expliquerons l'utilisation de deux modèles de simulation, celui de la physique et celui du fonctionnement du hardware bit à bit avec leurs relations. Nous montrerons l'usage fait des bases de données de liens entre unité de calcul pour l'implantation des cartes électroniques.
Nous décrirons l'architecture répartie du système de test comprenant les fonctions de génération, injection et vérification d'évènement dans le processeur pour en valider les fonctionnalités sur des évènements dits de référence. Nous montrerons la façon dont les calculs de ce système peuvent aussi être vérifiés en ligne pendant les prises de données.
Pierre-Yves Duval (CPPM)