C'est un travail exploratoire pour comprendre comment utiliser un RISC-V (Architecture simpleCycle) par canal d'acquisition dans un FPGA. Il s'agit de comprendre l'architecture de base d'un RISC-V, de gérer la communication vers l'exterieur, de déployer plusieurs processeurs dans un même FPGA (KINTEX Ultrascale), de comprendre comment partager de l'information entre eux et vers l'exterieur. Comment charger les programmes dans chaque processeur et d'executer leur code.
Frederic DRUILLOLE (IN2P3 CENBG)